查看会员资料

用 户 名：杨**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. asyn_fifo2

    0下载量：
  2. 采用Verilog语言，使用FPGA内部IP核FIFO模块，实现串口的传输-Using Verilog language, the use of FPGA IP core internal FIFO module, serial data transmission

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-01
    • 文件大小：3945472

源码中国 www.ymcn.org