查看会员资料

用 户 名:qu***

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Timer_design_XUP

    0下载量:
  2. verilog写的秒计数器,计数结果显示在四个七段四个数码管上,两个作为秒位,两个作为分钟位。-A seconds counter described by verilog, counting results are displayed on the four seven four digital tube, two as second bit, two as a minute bit.
  3. 所属分类:VHDL编程

    • 发布日期:2025-06-09
    • 文件大小:1154048

源码中国 www.ymcn.org