查看会员资料

用 户 名：duzen*****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. clk_generator

    0下载量：
  2. 时钟分频的verilog代码，能够实现小数分频，文件为Xilinx ISE工程文件-Frequency clock divider verilog codes, it is possible to achieve fractional file to Xilinx ISE Project Files

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-06
    • 文件大小：390144

源码中国 www.ymcn.org