查看会员资料

用 户 名：陆**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. verilog

    0下载量：
  2. 用verilog设计的寄存器，储存器，锁存器，译码器以及在其中用到的八位串联并联间的相互转换。-Verilog design registers, memory, lock latch decoder and the use of eight series parallel conversion

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-11
    • 文件大小：11264

源码中国 www.ymcn.org