查看会员资料

用 户 名：刘*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. float_add_module

    0下载量：
  2. verilog编写的32位浮点数加法器。Start_Sig 和Done_Sig 是控制信号，作为启动和反馈完成，A 和B 是32 位宽的操作数输入信号，Result 则是32 位宽的输出结果。-32bits float add module use Verilog HDL.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-08
    • 文件大小：2048

源码中国 www.ymcn.org