查看会员资料

用 户 名：乔*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. top

    0下载量：
  2. 先将并行数据转换为串行位流，再将串行位流转换为并行数据，两个模块共用一条并行总线和时钟。-First parallel data into a serial bit stream, then the serial bit stream into parallel data, two modules share a parallel bus and a clock.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-27
    • 文件大小：2048

源码中国 www.ymcn.org