查看会员资料

用 户 名：小*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. EDA

    0下载量：
  2. 熟悉QuartusⅡ的Verilog HDL文本设计流程全过程，学习计数器的设计、仿真和硬件测试。-Familiar with Quartus II Verilog HDL text design process, learning counter design, simulation and hardware testing.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-18
    • 文件大小：32303104

源码中国 www.ymcn.org