查看会员资料

用 户 名：jia***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. 新建文件夹

    0下载量：
  2. verilog语言编写的硬件定时器，测试功能可用(Verilog yu yan bian xie de ying jian ding shi qi, qin ce gong neng ke yong)

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-03
    • 文件大小：3072

源码中国 www.ymcn.org