查看会员资料

用 户 名：星沉***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. color_bar

    0下载量：
  2. 使用verilog编写的模块，输出1080p彩条测试视频，输入时钟频率可以为74.25M或者148.5M(The use of Verilog module, 1080p color video output test, input clock frequency is 74.25M or 148.5M)

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-22
    • 文件大小：1024

源码中国 www.ymcn.org