查看会员资料

用 户 名：ET@***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. adc

    0下载量：
  2. 使用verilog 硬件描述语言编写的ad采样模块，希望对大家有用。(Using Verilog hardware descr iption language written in AD sampling module, I hope useful for everyone)

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-21
    • 文件大小：6785024

源码中国 www.ymcn.org