查看会员资料

用 户 名：zlh****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. i2s

    1下载量：
  2. 用Verilog实现的i2s功能，支持24bit的左右声道 接收和发送。左对齐，延迟1拍。(I2S module, Verilog I2S, up to 24-Bit Data Data Valid on Rising Edge of SCLK)

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-13
    • 文件大小：8192

源码中国 www.ymcn.org