查看会员资料

用 户 名：tom***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. DDR2_Control

    0下载量：
  2. 参考例程之Verilog之实现DDR2时序控制实现，ISE开发平台完整工程(Implementation of DDR2 timing control implementation of reference routine Verilog, complete engineering of ISE development platform)

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-24
    • 文件大小：13038592

源码中国 www.ymcn.org