查看会员资料

用 户 名：2***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. at7_ex03

    0下载量：
  2. 使用FPGA内部的PLL产生时钟，计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-22
    • 文件大小：738304

源码中国 www.ymcn.org