查看会员资料

用 户 名:IT***

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. digital_clock

    0下载量:
  2. 自己用verilog HDL写的一个数字钟模块,包括校时功能,在Maxplusii下调试和下载通过(A digital clock module written by Verilog HDL, including timing function, debugging and downloading through Maxplusii.)
  3. 所属分类:VHDL编程

    • 发布日期:2025-06-01
    • 文件大小:3072

源码中国 www.ymcn.org