查看会员资料

用 户 名：li***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. 24_Timer

    0下载量：
  2. 使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)

  3. 所属分类：VHDL编程

    • 发布日期：2019-04-02
    • 文件大小：1024

源码中国 www.ymcn.org