查看会员资料

用 户 名：da***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. pluse_delay

    0下载量：
  2. 利用VHDL语言实现单稳触发电路，稳态时间为系统时钟的整数倍。-using VHDL-trigger circuit stability, steady time for the whole system clock several times.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-22
    • 文件大小：89088

源码中国 www.ymcn.org