查看会员资料

用 户 名:周**

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. VERILOGSELE

    0下载量:
  2. 运用always 块设计一个八路数据选择器。要求:每路输入数据与输出数据均为4 位2进制数,当选择开关(至少3 位)或输入数据发生变化时,输出数据也相应地变-always use a block design options for the Eighth Route Army data. Requirements : every road input data and output data are four two-band number, When choosing to switch (a
  3. 所属分类:VHDL编程

    • 发布日期:2025-06-21
    • 文件大小:14336

源码中国 www.ymcn.org