查看会员资料

用 户 名：旻*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. A-to-D-VerilogHDL

    0下载量：
  2. 在硬體上將十進制轉二進制，不需要使用加法器的運算方式，大大減少運算的時間。-In terms of hardware decimal to binary will be no need to use adder computing the way, greatly reducing the computing time.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-10
    • 文件大小：1024

源码中国 www.ymcn.org