查看会员资料

用 户 名：yaoyo*****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. divider

    0下载量：
  2. 介绍了除法器的设计，采用verilogHDL语言，利用modelsim仿真验证，压缩包中包含了流程图-Introduced the divider design, using verilogHDL language, the use of ModelSim simulation, compressed package that contains a flow chart

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-23
    • 文件大小：83968

源码中国 www.ymcn.org