查看会员资料

用 户 名:

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. verilog_shili

    0下载量:
  2. 计数器 锁存器 12位寄存器 带load,clr等功能的寄存器 双向脚(clocked bidirectional pin) 一个简单的状态机 一个同步状态机 用状态机设计的交通灯控制器 数据接口 一个简单的UART 测试向量(Test Bench)举例: 加法器源程序 相应加法器的测试向量test bench)-Counter latch 12 registers with load, clr functions such as two-foot r
  3. 所属分类:VHDL编程

    • 发布日期:2025-06-26
    • 文件大小:11264

源码中国 www.ymcn.org