查看会员资料

用 户 名：刘*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. rece_7E

    0下载量：
  2. HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写-HDLC control began to receive data to the zero mark 7E and modules for use in FPGA and E1 phase, Verilog HDL language

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-17
    • 文件大小：2048

源码中国 www.ymcn.org