查看会员资料

用 户 名：潘*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. single

    0下载量：
  2. verilog 我自己写得按单脉冲发生器，通过了综合和仿真，和频率可变的正弦波发生器，-verilog I write by a single pulse generator, through the synthesis and simulation, and variable frequency sine wave generator,

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-19
    • 文件大小：1024

源码中国 www.ymcn.org