查看会员资料

用 户 名：兰*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. fadd

    0下载量：
  2. 6级流水，verilog实现浮点数的加法，其中浮点数格式符合IEEE754标准-6 water, verilog realize the floating point adder, in which floating-point format in line with the IEEE754 standard

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-05
    • 文件大小：2048

源码中国 www.ymcn.org