搜索资源列表
异步FIFO存储器的控制设计
- 异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.-asynchronous FIFO controller design for the main asynchronous FIFO controller design. The language used Verilog HDL.
异步FIFO结构及FPGA设计
- 介绍异步FIFO的概念、应用及其结构，分析实现异步FIFO的难点问题及其解决办法；在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。
异步FIFO的VERILOG实现（格雷码）
- 使用格雷码实现异步FIFO
采用格雷码的FIFO控制模块（verilog）
- 异步FIFO常用于存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本例采用格雷码方式，用verilog语言实现了异步FIFO控制，大大降低误码率，提高了可靠性。
异步FIFO结构.pdf
- 介绍异步FIFO的基本结构以及设计要点。
fifo数据缓冲器的vhdl源程序
- 编了个8*8位的fifo数据缓冲器的vhdl源程序，是经过quartusII4.2编译成功的程序。。希望能跟各位交流-Bianlegan 8* 8 of the data buffer fifo VHDL source, after quartusII4.2 compiler successful procedures. . Hope you enjoy the exchanges
!061210[1].pdf
- 基于FPGA的异步FIFO的软硬件实现,通过VERILOG编程实现后下载到FPGA芯片-FPGA-based hardware and software asynchronous FIFO to achieve, through the Verilog programming downloaded to the FPGA chip after
CummingsSNUG2002SJ_FIFO1
- 此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第一篇。-The asynchronous FIFO design for the relatively good a document, a total of 2, this is the first.
CummingsSNUG2002SJ_FIFO2
- 此项是针对设计异步FIFO的比较好的一个文档，共两篇，这是第二篇。
asynchronous_FIFO_01to03_CHN
- 这是设计异步FIFO的比较好的一个参考资料，希望可以对大家有用。-This is the design of better asynchronous FIFO a reference, I hope can be useful to everyone.
asynfifo
- 异步FIFO模块： module asynfifo(rst,iclk,oclk,din,wren,rden,dout,full,empty) 异步FIFO的tenchbench： module tb_asynfifo -Asynchronous FIFO module: module asynfifo (rst, iclk, oclk, din, wren, rden, dout, full, empty) asyn
compareFIFO
- 异步FIFO的指针比较技术，写的比较详细，感兴趣的可以看一下-Asynchronous FIFO pointer comparison of the technical and writing in more detail, may be of interest to look at
Asyn_FIFO_Design
- 异步FIFO设计的说明文档，需要注意的问题以及源码（在文中有）。是标准的异步FIFO，可综合。-Asynchronous FIFO design documentation, as well as the need to pay attention to source code (in the text have). Is a standard asynchronous FIFO, can be integrated.
multiplier_8bit
- 异步FIFO设计的说明文档，需要注意的问题以及源码（在文中有）。是标准的异步FIFO，可综合。-Asynchronous FIFO design documentation, as well as the need to pay attention to source code (in the text have). Is a standard asynchronous FIFO, can be integrated.
37724082FIFO
- 基于Verilog HDL的异步FIFO设计与实现-Verilog HDL-based Asynchronous FIFO Design and Implementation
yibufifo
- 详细说明异步fifo的设计 格雷码在地址的编码中的作用，及满空标志的产生-Detailed design of asynchronous fifo Gray code in the address of the code in effect and the emergence of Man flag
c22_FIFO
- 精通verilog HDL语言编程源码之8——异步FIFO设计-Proficient in language programming verilog HDL source of 8- Asynchronous FIFO Design
sdh
- SDH是现代光纤通信中广泛应用的数据传输格式,在SDH帧结构中，前9列为开销字节，它包含了很多重要的信息，本程序为SDH开销的接收处理，查找帧头，分频，勤务话字节E1异步fifo。可拆为三段源代码，不知道能不能抵三个程序-SDH is a modern optical fiber communication is widely used in data transmission format, in the SDH fr a me st
shiyan3niu
- 1.利用FLEX10KE系列（EPM10K100EQC240-1X）的CLOCKBOOST （symbol:CLKLOCK）,设计一个2倍频器，再将该倍频器2分频后输出。 对其进行时序仿真。 2.设计一个数据宽度8bit，深度是16的 同步FIFO(读写用同一时钟)，具有EMPTY、FULL输出标志。 要求FIFO的读写时钟频率为20MHz， 将1－16连续写入FIFO，写满后再将其读出来（
asyn_fifo
- verilog编写的异步fifo源代码，asyn_fifo.v为顶层，调用其他四个文件-asynchronous fifo prepared Verilog source code, asyn_fifo.v for top-level, call the other four documents