搜索资源列表
J2EE
- 基于J2EE架构的在线考试系统的设计与实现 本论文实现了一个基于J2EE平台的在线考试系统设计方案，整合了XML技术，构造了基于J2EE企业Web体系结构的分布式系统，使其成为一个分布式的跨平台系统。同时借助Rose工具将UML语言和Web应用开发结合起来，进行可视化建模，利用UML的用例图、类图、时序图、合作图、组件图和部署图等，定义系统需求，描述系统设计，将Web页面、组件对象、数据表和数据库都作为类或对象，按照 真实世界的
I2C-test
- 使用2812的两个通用输入输出模拟I2C总线的时序，并与24LC64EEPROM相连，可向其读写数据，已通过验证
PTOS
- 一个关于热敏打印机时序的仿真程序,能够应用于大多数的热敏打印机中,实现了打印数据的并转串.使用Verilog编写,在Modsim下编译通过.并有最终的仿真波形.
i2c
- i2c总线是单片机内部的一种通讯总线，有SCK和SDA两根线组成，根据时序编程输入输出数据，本程序为i2c总线的驱动，留有外接函数接口，可以直接调用
VHDL
- 本文介绍了VHDL硬件描述语言基础，包括： 1.简介 2.基本结构 3.基本数据类型 4.设计组合电路 5.设计时序电路 6.设计状态机 7.大规模电路的层次化设计 8.Function and Procedure
MSP430F149_IIC_DAC5571
- 本源码维MSP430F149控制IIC协议的AD芯片DAC5571，并再1602液晶上显示数据 MCU的P1.0、P1.1 端口与DAC5571 的SDA、SCK端口连接，通过在两个GPIO上模拟 I2C时序从而实现对DAC的操作。可以看到，DAC5571 的输出端Vout连接到了跳线座P7 的第 1 脚。如果用短路帽将跳线座J1 的 2 脚 和 3 脚连接，则DAC的输出直接驱动LED，可以通过LED亮度的
MSP430F149_PDIUSBD12
- 本程序使用MSP430F149控制USB芯片PDIUSBD12；USB 芯片的数据端口与 MCU 的P5 端口按一一对应的关系连接，而控制端口与MCU 的IO 连接关系为： P2.0--WR_N，P2.1--RD_N，P2.2--A0，P2.3--CS_N。因为 MSP430 系列单片机没有外部总线接口，所以需要上面的四个 IO 与 P5 口配合模拟数据/地址复用的总线读写时序，从而实现对D12 的操作。
jizhukeshe
- 能在微程序的控制下自动产生各种单元模块的控制信号，实现加减法指令的功能。在本模型机综合设计之一——加减法指令的实现。实验中，计算机的数据通道、CPU从内存中取出机器指令，解释、执行指令都将由微指令组成的时序来完成，即一条机器指令对应一个微程序。
ad7109
- 这是8051弹片机驱动AD芯片ICL7109的源代码，控制方式为IO口模拟时序，数据输出方式为高四位低八位
ad_convert
- 用cpld控制时序通过usb传送数据到pc机的vhdl源码，用于一款心电图机。
cs1150_chinese
- CS1150中文用户手册：CS1150是低功耗模数转换芯片。有效分辨率17位，输出24位 数据。工作电压2.7V~5.5V、集成50Hz、60Hz陷波、128倍增益放大器、参考电压为 0.1V～5V、集成SPI接口。可以广泛使用在工业控制、量重、液体/气体化学分析、 血液分析、智能发送器、便携测量仪器领域。 目 录： 1 CS1150功能说明. 1.1 CS1150主要功能特性. 1.2
IIC
- 基于80c51的模拟IIC时序，采用C语言编写，可以写入数据，也可读出数据
lu
- FPDP总线标准由VME工业标准化组织制定，能够在VME或VXI总线插板之间进行高速的数据传输。 FPDP总线标准不需要共享的底板上的总线，因此它不会争夺有限的底板带宽。 本文研究了FPDP总线接口电路的控制和实现。本文主要的工作如下： 1）提出了FPDP总线在物理层和数据链路层的实现方法，主要包括相应的数据时序信号和控制信号如何实现。 2）完成了FPDP接口电路的原理图设计，主要包括TM模块和RM模块的实现，这两个模块由F
spi_execution_plib_examples
- SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。 假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候 数据将会是sdo=1；寄存器=0101010x。下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，
Verilog教程
- 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要
电子九阴真经
- 《DSP芯片的原理与开发应用》 《通过在FPGA设计流程引入功率分析》改善PCB的可靠性 《如何快速解决PCB设计EMI问题》菜鸟入门必看 《CADENCE射频SiP方法学套件加速无线应用设计》 《如何有效地管理FPGA设计中的时序问题》 《利用微型热管理和电源管理技术》解决电子设计的关键难题 最新射频IC应用编程接口设计方案 《DC/DC电源管理应用中的功率MOSFET的热分析方法》有效的解决方法 《基于PSoC3芯片
FPGA调试工具chipscope
- Chipscope是XILINX推出的一款在线调试软件，价格便宜，通过它完全可以脱离传统逻辑分析仪(太贵)来调时序，观察FPGA内部的任何信号，触发条件、数据宽度和深度等的设置也非常方便，但是肯定也存在不足，比如速度和数据量方面。Chipscope本身是一个逻辑分析仪，主要用于在上板测试过程中采集并观察芯片内部信号，以便于调试。
shift_split_data
- 关于一个串行数据输入 根据时序将数据分两路输出的程序 -on a serial data input timing will be based on output data using two procedures
v37
- 软件 模拟IIC总线读写数据，并且支持温度、距离、模拟量的读写，仿真硬件时序-IIC bus simulation software to read and write data, and support temperature, distance, literacy analog simulation hardware Sequencers
TOKEN_vrilog
- 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 -synchronous serial data transmission circuit SSDT the basic function is to c