搜索资源列表
spi
- spi总线协议汇集，详细讲解了spi总线协议的工作方式，和时序，在嵌入式设备中spi非常重要，常用于和cpu进行数据通信-spi bus protocol together, explain in detail the spi bus protocol works, and timing, in the embedded devices spi very important, commonly used in data communic
i2c_verilog
- FPGA读写i2c的内部数据基于verilog语言的描述，按照内部时序访问-I2c data read and write the internal FPGA verilog language based on the descr iption, in accordance with the internal timing to visit
AL422v1.1.pdf
- AL422 最新Datasheet，专业图形数据缓存、时序转换-the lastest datasheet of AL422
62256
- 单片机读写62256的程序，硬件连接是单片机的wr脚和rd引脚分别接62256的OE和CS，这两个脚的时序单片机是由硬件自动完成的，P0口作为数据和地址用，用74hc573进行地址锁存，ALE来控制，ALE控制573的时序也是由单片机硬件自动完成的-Microcontroller to read and write 62 256 procedures, the hardware connection is microcontroller
2010011022
- 在电子领域内，频率是一种最基本的参数，并与其他许多电参量的测量方案和测量结果都有着十分密切的关系。由于频率信号抗干扰能力强、易于传输，可以获得较高的测量精度。因此，频率的测量就显得尤为重要，测频方法的研究越来越受到重视。 频率计作为测量仪器的一种，常称为电子计数器，它的基本功能是测量信号的频率和周期频率计的应用范围很广，它不仅应用于一般的简单仪器测量，而且还广泛应用于教学、科研、高精度仪器测量、工业控制等其它领域。在数字电路中，
15.CLOCK
- TMS320F28335通过两根I/O口线连接PCF8563的时钟线和数据线，程序模拟I2C总线时序与时钟芯片传输数据，芯片控制字8位，前4位为芯片地址1010，中间三位空缺，最后一位是读写标志位（0：写，1：读），控制流程与实验八 EEPROM中I2C总线控制方式相同.-TMS320F28335 control PCF8563 S clock and datas.
ExampleCode_ADC_AD7191
- AD公司AD7191（24位）芯片，使用CPU的IO口模拟SPI时序进行数据采集的代码。-AD Company AD7191 (24 bit) chip, using the CPU-IO SPI port timing simulation data collection code.
ccd
- 高速高分辨率CCD器件的实用化是近年图像采集领域的一个研究热点。选用科学级柯达 新型高分辨率可见光面阵CCD KA I- 0304设计了一种高速图像采集系统。该系统采用KSC - 100作为时序发生器驱动面阵CCD 和信号处理器AD9840A, 实现对CCD面阵输出模拟信号的高速A /D转换, 并将信号快速转存至片外SDRAM 存储器, 经USB 采集系统将数据发送到计算机。系统采用相关双采样( CDS)技术滤除信号中的相关噪声,
High-Speed-FFT
- 优秀硕士论文，课题采用现场可编程门阵列((FPGA)，设计实现了一种超高速FFT处理器。目前，使用FPGA实现FFT多采用基2和基4结构，随着FPGA规模的不断扩大，使采用更高基数实现FFT变换成为可能。本课题就是采用Alter的Stratix II芯片完成了基16-FFT处理器的设计。在设计实现过程中，以基2-FFT搭建基16-FFT的运算核，合理安排时序，解决了碟形运算、数据传输和存储操作协调一致的问题。由于采用流水线工作方式，使整
FPGA-multi-purpose-function-signal
- 基于FPGA的多功能函数信号发生器：基于FPGA实现直接数字频率合成，该函数信号发生器可以实现正弦波、三角波、方波、锯齿波等多种波形输出，输出信号的频率和幅度可调，利用单片机完成整个电路的时序控制、数据处理和实时显示输出。-Based on FPGA multi-purpose function signal generator: based on FPGA realizing direct digital frequency synt
Multiplier
- 时序乘法器，verilog编写，速度慢，但消耗资源少，时钟沿到来时，输入/输出1bit数据-Sequential multiplier, verilog written, slow, but consume fewer resources, the clock edge arrives, the input/output 1bit data
LabVIEW-data-acquisition-system
- 基于LabVIEW的多通道数据采集系统的设计,江苏科技大学硕士毕业论文。全文分为2部分第一部分数据采集硬件的设计中，采用DSP 作为采集卡的CPU，利用USB 接口实现了采集卡与PC 机的通信，整个外围逻辑时序部分用CPLD 控制。第二部分数据管理与分析，作者利用LabVIEW 编写了基于Windows XP的上位机应用程序以及上位机与采集卡之间的通信程序；利用LabSQL 工具包建立了ACCESS 数据库，实现对采集到的数据的存储，并
RXD-TXD
- 有效，即允许RXD发送数据，同时，允许从TXD端输出移位脉冲。第一帧（8位）数据发送完毕时，各控制信号均恢复原状态，只有TI保持高电平，呈中断申请状态。第一个74HC164把第一帧数据并行输出，LED1显示该数据（发送时序如图2所示）。然后，用软件将TI清零，发送第二帧数据。第二帧数据发送完毕，LED1显示第二帧数据，第一帧数据串行输入给第二个74HC164，LED2显示第一帧数据。依此类推，直到把数据区内所有数据发送出去。应该注意，数
EMPIRICAL-ORTHOGONAL-FUNCTION
- fortran语言编写的EOF分析程序，可用于资料的时序和空间场数据分析特征量-fortran program written in EOF analysis can be used for data analysis of the timing and spatial characteristics of the amount of field data
AN_O0326
- 利用PWM功能实现语音播放 SPMC65系列单片机上，使用MCU的 PWM 功能播放WAV规格的语音文件。WAV格式的语音文件存储于外扩的 Flash SPR4096中，MCU 通过普通 IO 模拟访问 SPR4096的时序，用串行方式读取 SPR4096中的语音数据，并将语音数据转换为 PWM输出。-Voice playback using PWM function realization SPMC65 MCU, use t
shixucaiyangkongzhimokuai
- 时序控制采样模块，可以根据自己的需要对程序进行相应的修改，以采集到自己想要的数据。-Sequential control sampling module, can need according to oneself the procedure with the corresponding revision, they want to collect the data.
sdr
- 全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法， 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用Verilog HDL硬件描述语言在
DAchange
- 功能简介： DAC0832是一款较常用的8位数模转换芯片，很有代表性，其操作时序也相当简单。本实验通过设置使DAC输出一个固定电流(电流大小请参考DAC0832的数据手册)，通过跳线帽控制3脚小灯的亮度，也可以使用DAC OUT端口外扩电路产生电压信号(请参考DAC0832的数据手册)。 -Features: DAC0832 is a more commonly used 8-bit analog convert
URAT-hdlVHDL
- URTA 各种功能的时序仿真 包括配置 发射接收数据-URTA timing simulation of various functions, including transmitting and receiving data configuration
uartverilog
- 用verilog语言编写uart程序。模拟串口时序进行收发数据操作。-verilog uart