资源列表
排序选择:
[VHDL编程] ADigCLK
说明:用VHDL编写的一个数字钟。该模块是顶层模块,用VHDL例化语句例化各个子模块并组装成一个完整的数字钟。与我的其它8个模块配套构成一个数字钟。 -A digital clock programmed with VHDL.This module is the top-level module, it utilizes the Component instantiation of VHDL to incorporate all submodules into a complete digital<chzhsen> 在 2025-11-09 上传 | 大小:505kb | 下载:0
[软件工程] bab1
说明:Bab ini membahas desain dan perancangan sistem penilaian kinerja guru diSMA Negeri 8 Malang menggunakan Metode Decision Tree dan Algoritma Id3. Desain dan perancangan ini meliputi analisis sistem, perancangan sistem, rancangan basis data dan de<gombalmukiy0> 在 2025-11-09 上传 | 大小:67kb | 下载:0
[软件工程] bab2
说明:Bab ini membahas desain dan perancangan sistem penilaian kinerja guru diSMA Negeri 8 Malang menggunakan Metode Decision Tree dan Algoritma Id3. Desain dan perancangan ini meliputi analisis sistem, perancangan sistem, rancangan basis data dan de<gombalmukiy0> 在 2025-11-09 上传 | 大小:145kb | 下载:0
[数据结构常用算法] sequential
说明:用C++面向对象语言实现合并两个顺序表的操作,其结果有序,并按照顺序排列显示。-In C++ object-oriented languages in order to achieve merging the two operating tables, the results of an orderly and follow the order shown.<_mailying> 在 2025-11-09 上传 | 大小:1kb | 下载:0
[其他小程序] FULLAMT_Cristor-ab-dci-201P101Pfta-Jtag
说明:FULLAMT_Cristor ab dci 201+101+fta Jtag.zip<igor/gavril> 在 2025-11-09 上传 | 大小:2.08mb | 下载:0
[软件工程] bab5
说明:Bab ini membahas desain dan perancangan sistem penilaian kinerja guru diSMA Negeri 8 Malang menggunakan Metode Decision Tree dan Algoritma Id3. Desain dan perancangan ini meliputi analisis sistem, perancangan sistem, rancangan basis data dan de<gombalmukiy0> 在 2025-11-09 上传 | 大小:6kb | 下载:0
[VHDL编程] S1_12864lcd
说明:使用FPGA实现128x64lcd显示控制-control 128x64 lcd display by fpga<东> 在 2025-11-09 上传 | 大小:365kb | 下载:0
[JSP源码/Java] Struts2V3.0
说明:Struts2 的入门,对于初学者很有用-Struts2 entry<jack> 在 2025-11-09 上传 | 大小:2.36mb | 下载:0
[VHDL编程] memory_cores
说明:通用ram源码包,包括双口ram,单口ram,fifo等-general ram source package,include dual port ram,single port ram,fifo,etc.<东> 在 2025-11-09 上传 | 大小:36kb | 下载:0