[VHDL编程] Debounce

说明：VHDL编写。在CPLK开发板上设计的数字钟的去抖动电路。该模块相对独立，是学习去抖动的好资料。该模块跟我其它的8个模块配套构成一个数字钟。-Programmed with VHDL.A debouncing circuit which is part of a digital clock designed on a CPLD development board.The module is independent from others and is useful for learning de
<chzhsen> 在 2025-06-24 上传 | 大小：195kb | 下载：0

[串口编程] tel

说明：可实现串口电话计费,支持多个串口同时计费.可自动设计费率-this is telephone
<yao mao xian> 在 2025-06-24 上传 | 大小：12kb | 下载：0

[Windows编程] Documents

说明：The DTS Test Program Format.pdf onTAPSerializer_and_GPIO.pdf Procedure to Setup a Flash Programming Model.pdf Cluster Test Summary.pdf Merge Netlists.pdf
<igor/gavril> 在 2025-06-24 上传 | 大小：1.49mb | 下载：0

[Linux/Unix编程] Linux-serial-doc

说明：Linux操作系统下的串口通信学习笔记.-Linux operating system, serial communication under study notes.
<钱宏> 在 2025-06-24 上传 | 大小：16kb | 下载：0

[酒店行业] KTVmiss

说明：可对KTV小姐进行管理,包括小费提成,收入分成,小姐入职,离职等-this is KTV miss
<yao mao xian> 在 2025-06-24 上传 | 大小：700kb | 下载：0

[数据结构常用算法] 87715470number

说明：这个是C语言从文件读入整数 N, 然后读入N*（ N+1）矩阵，得到解并输出到文件中。-This is read from the file into the C language integer N, and then read into the N* (N+1) matrix, the solution and get the output to a file.
<lixin> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] Displayer

说明：VHDL编写的针对八段数码管的显示译码电路。实现动态扫描输出小时、分钟和秒。是基于CPLD开发板设计的一个数字钟的一部分。-Programmed with VHDL.The decoding and displaying circuit for 8-segments displayer.It outputs the data of hour,minute and second in order with dynamic scaning method.It is one of my total 9
<chzhsen> 在 2025-06-24 上传 | 大小：147kb | 下载：0

[串口编程] chuankou

说明：串口源码测试软件。个人没有测试。可能有错误。-Serial Source
<王清坤> 在 2025-06-24 上传 | 大小：60kb | 下载：0

[嵌入式/单片机编程] EEPROM-ATxmega256A3

说明：AVR1008: Writing EEPROM and Flash in ATxmega256A3 / ATxmega256A3B - Rev B
<igor/gavril> 在 2025-06-24 上传 | 大小：44kb | 下载：0

[JSP源码/Java] Java-By-Example

说明：It contains java example source code.
<musakkhir> 在 2025-06-24 上传 | 大小：4mb | 下载：0

[软件工程] LinuxSystem

说明：Introduction to Embedded linux system-understand the linux
<chengyexun> 在 2025-06-24 上传 | 大小：17kb | 下载：0

[VHDL编程] Distributer

说明：VHDL编写的分频器。用于将50MHz的时钟脉冲分频成一个500Hz的扫描时钟和1Hz的秒脉冲。与我的其它8个模块配套构成一个数字钟。-Programmed with VHDL.A clock distributer which generates a 500Hz scaning clock and a 1Hz second impulse. It is one of my total 9 modules that are used to design a digital clock.
<chzhsen> 在 2025-06-24 上传 | 大小：258kb | 下载：0