[DSP编程] MATLAB--FIR-IIR--fileter

说明：fir的数字滤波器仿真,里面提到的基本算法和基本设计思路-filter in fir
<史儒彬> 在 2025-09-28 上传 | 大小：410kb | 下载：0

[数值算法/人工智能] DataMining

说明：国外很好的数据挖掘教程，英文原版，一共8个部分-Data mining English tutorial, a total of 8 parts
<felicity> 在 2025-09-28 上传 | 大小：10.28mb | 下载：0

[数值算法/人工智能] Weka3.7

说明：weka可以轻松地进行各种统计学运算，可以在做数据挖掘时作为很好的分析工具帮助开发人员进行分析。-weka can easily carry out a variety of statistical computing in data mining as a good analytical tool to help developers analyze.
<felicity> 在 2025-09-28 上传 | 大小：18.45mb | 下载：0

[matlab例程] untitled

说明：基于matlab的质子交换燃料电池动态过程电压，电流仿真模型-Dynamic process of the fuel cell voltage, current simulation models matlab proton exchange
<feng> 在 2025-09-28 上传 | 大小：8kb | 下载：0

[VHDL编程] Channel_Equalizer

说明：使用Verilog编写的信道均衡器，可以有效解决抗多径问题，ISE12.2下编译通过-Written in Verilog channel equalizer can be an effective solution to anti-multipath, ISE12.2 compiled by
<洪依> 在 2025-09-28 上传 | 大小：386kb | 下载：0

[加密解密] Md5

说明：MD5算法的实现，用于加密和解密，如，在登录界面记住密码的时候，就使用MD5加密。-The MD5 algorithm for encryption and decryption, for example, remember your password in the login screen, the use of MD5 encryption.
<daxia> 在 2025-09-28 上传 | 大小：4kb | 下载：0

[VHDL编程] IFFT11111

说明：使用Verilog编写的IFFT，ISE12.2下编译通过，学习IFFT核的同学可以参考-Use of the IFFT in Verilog compiler, ISE12.2 under study IFFT core students can refer to
<洪依> 在 2025-09-28 上传 | 大小：765kb | 下载：0

[STL] Date

说明：自己实现的日期时间类，通过调用stl中time_t来实现的，精确到秒。-The date and time to realize his class by calling the stl in time_t to achieve accurate to the second.
<daxia> 在 2025-09-28 上传 | 大小：3kb | 下载：0

[VHDL编程] Phase1111_Tracking

说明：使用Verilog编写的相位跟踪器，可以有效解决锁相环中的相位跟踪问题，ISE12.2下编译通过-Written in Verilog phase tracker can effectively resolve the PLL phase tracking, ISE12.2 compiled by
<洪依> 在 2025-09-28 上传 | 大小：327kb | 下载：0

[VHDL编程] Timing1111_Symcronization

说明：使用Verilog编写的时间同步模块，解决位同步问题，ISE12.2下编译通过-Time synchronization module written in Verilog, bit synchronization issues under ISE12.2 compiled by
<洪依> 在 2025-09-28 上传 | 大小：252kb | 下载：0

[VHDL编程] Viterbi11111

说明：使用Verilog编写的vertbi译码模块，ISE12.2下编译通过，主用是调用ISE下的Vertibi核设计实现的。-Written using Verilog vertbi decoding module, ISE12.2 compiled by the main use is to call ISE the nuclear Vertibi designed to achieve.
<洪依> 在 2025-09-28 上传 | 大小：248kb | 下载：0

[其他小程序] ccSingleton

说明：23种设计模式中的单例模式，在原有的基础，将其做成模板，这样可以传任意类型，从而生成单例-23 kinds of design patterns in single-case mode, the original basis, made a template so you can pass any type to produce a single case
<daxia> 在 2025-09-28 上传 | 大小：1kb | 下载：0