资源列表

排序选择:

« 1 2 ... .87 .88 .89 .90 .91 186392.93 .94 .95 .96 .97 ... 267451 »

[JSP源码/Javabdoa

说明:一个用三大框架做的oa,里面有登陆的验证,报销制度,办公打卡,业绩制度等-One with three fr a meworks do oa, which has landed the verification, reimbursement systems, office punch, performance systems, etc.
<maxiangyuan> 在 2025-07-22 上传 | 大小:15.14mb | 下载:1

[其他小程序gyzf

说明:NOIP2010比赛中,c语言的关押罪犯问题的源码-NOIP2010 game, c language source detention Offenders
<KMKA> 在 2025-07-22 上传 | 大小:157kb | 下载:0

[C#编程Figure3Dto2D

说明:运用opengl及纯矩阵运算两种方式 实现3D模型的建立,通过键盘来实现平移,拉伸,旋转等操作-Use opengl and pure matrix operations are two ways to achieve the 3D model, through the keyboard to achieve pan, stretch, rotate, etc.
<谷骞> 在 2025-07-22 上传 | 大小:7.51mb | 下载:0

[其他小程序jqfy

说明:NOIP2010比赛中,c语言的机器翻译问题的源码-NOIP2010 game, c language source machine translation problem
<KMKA> 在 2025-07-22 上传 | 大小:152kb | 下载:0

[能源行业(电力石油煤炭)ssss2

说明: 一维重力异常正反演程序-One-dimensional gravity anomaly inversion procedure
<qichengTang> 在 2025-07-22 上传 | 大小:187kb | 下载:0

[其他小程序wgq

说明:NOIP2010比赛中,c语言的乌龟棋问题的源码-NOIP2010 game, c language source turtle chess problems
<KMKA> 在 2025-07-22 上传 | 大小:171kb | 下载:0

[Dephi控件源码Taximeter-procedures

说明:使用VHDL编写的出租车计价器程序与仿真,简便、功能强大。-Use of VHDL Taximeter procedures and simulation, simple and powerful.
<ludongdong> 在 2025-07-22 上传 | 大小:27kb | 下载:0

[技术管理process-protector

说明:Source code protector proce-Source code protector process
<Andreyka> 在 2025-07-22 上传 | 大小:8kb | 下载:0

[VHDL编程Adder12_3-4

说明:This is an 12 bits adder in Verilog. it adds three 4 bit nibbles in parallel.
<Feri> 在 2025-07-22 上传 | 大小:1kb | 下载:0

[matlab例程AddEgesEM

说明:通过优化算法从可选边集中选择合适的边的组合添加到网络中,以提高网络的抗毁性。-By optimizing algorithm concentrate from the optional side choose the right combination of edges added to the network to improve network survivability.
<化俞新> 在 2025-07-22 上传 | 大小:1kb | 下载:0

[其他小程序yhstm32_usart1

说明:stm32 usart驱动 便于学习与掌握STM32-stm32 usart driver easy to learn and master the STM32
<gaofeng> 在 2025-07-22 上传 | 大小:2kb | 下载:0

[VHDL编程Adder12_4-3

说明:This an 12 bits adder in Verilog. it adds four 3 bit nibbles in parallel.-This is an 12 bits adder in Verilog. it adds four 3 bit nibbles in parallel.
<Feri> 在 2025-07-22 上传 | 大小:1kb | 下载:0
« 1 2 ... .87 .88 .89 .90 .91 186392.93 .94 .95 .96 .97 ... 267451 »

源码中国 www.ymcn.org