资源列表
排序选择:
[图形图像处理(光照,映射..)] Histogram-equalization-source-code
说明:直方图均衡化源代码(用vc++和opencv编程)-Histogram equalization source code<李建伟> 在 2025-10-08 上传 | 大小:2.55mb | 下载:0
[matlab例程] secured_steganography-master
说明:I found this code internet and i try this code. maybe you can try -I found this code internet and i try this code. maybe you can try<VFNM> 在 2025-10-08 上传 | 大小:334kb | 下载:1
[VHDL编程] sclk_switch
说明:在有些电路中需要时钟切换,比如某个电路支持高速模式和低速模式,在高速模式下系统工作在125M时钟,在低速模式下系统工作在3M时钟,在这样的设计中需要动态的将时钟从高频切换到低频,或者从低频切换到高频,切换过程可能会出现毛刺,是非常危险的,该程序能够有效的避免这个问题-Need some clock switching circuit, such as a circuit supports high-speed mode and low-speed mode, the system works i<wangfeng> 在 2025-10-08 上传 | 大小:177kb | 下载:0
[C#编程] NiPic_897264_f215d47d5ef98a22
说明:连连看简单的fla码,希望能找到更简单的·我是新手-Lianliankan simple fla code, hoping to find an easier · I am a novice.<核心> 在 2025-10-08 上传 | 大小:589kb | 下载:0
[VHDL编程] flow_proc
说明:流水线结构是在逻辑很复杂的情况下使用,通过分栈,把一个复杂的逻辑分成若干个比较简单的块实现,减少信号的逻辑级,提高频率。最形象的实例就是位宽较大的加法器。 把一个复杂的逻辑分成若干个比较简单的块实现,减少信号的逻辑级,提高频率。以芯片面积换取时间,即面积换取频率。-Pipeline structure is very complicated in the case of using the logic, through the sub-stack, to a complex logic is d<wangfeng> 在 2025-10-08 上传 | 大小:249kb | 下载:0
[VHDL编程] DDS
说明:DDS的核心是相位累加器,相位累加器有一个累加器和相位寄存器组成,它的作用是再基准时钟源的作用下进行线性累加,当产生溢出时便完成一个周期,即DDS的一个频率周期。加载Matlab 产生的波形,通过FPGA输出DDS信号-Core DDS is the phase accumulator, a phase accumulator and phase accumulator registers, its role is to carry out a linear accumulation under<wangfeng> 在 2025-10-08 上传 | 大小:905kb | 下载:0
[JSP源码/Java] maxent
说明:maxent,对数据进行分类,例子是对环境进行分类,看是否符合。-maxent, data classification, examples of environmental classification, see if it meets<冯鹏飞> 在 2025-10-08 上传 | 大小:623kb | 下载:0
[组合框控件] EditAndComboListCtrl
说明:可调整下拉框大小的ComboBox,用于长文本选择-Can adjust the size of the ComboBox drop-down box, for long text<Mr D> 在 2025-10-08 上传 | 大小:64kb | 下载:0