[JSP源码/Java] ServletLoginDemo

说明：java登录实现应用java+servlet+bean架构 -java+servlet+bean 的框架编写的登录页面 login
<张玉禄> 在 2025-10-04 上传 | 大小：343kb | 下载：0

[编辑器/阅读器] Sample-Images-for-MTP

说明：this matlab code to binarize the given rgb image by using ostus algorthem-this is matlab code to binarize the given rgb image by using ostus algorthem
<hari> 在 2025-10-04 上传 | 大小：3kb | 下载：0

[单片机(51,AVR,MSP430等)] 2014dianyuan

说明：2014年广西区电源题一等奖作品源程序，实现自动跟踪功能。-2014 Guangxi power source title prize works, automatic tracking function.
<黄英文> 在 2025-10-04 上传 | 大小：321kb | 下载：0

[OpenCV] meanshift

说明：视频目标跟踪meanshift算法，把视频放在当前目录的上一级目录就可以使用-Video tracking meanshift
<大毛飞> 在 2025-10-04 上传 | 大小：9.45mb | 下载：0

[人工智能/神经网络/遗传算法] language-model

说明：使用神经网络的方法进行语言建模，对于自然语言处理的方向的同学很有帮助！-using neural network to build the language model.
<124> 在 2025-10-04 上传 | 大小：67kb | 下载：0

[VHDL编程] sdram_5

说明：SDRAM的verilog描述，包含顶层设计，测试平台代码，精确描述-SDRAM is verilog descr iption, including top-level design, testbench code, an accurate descr iption of
<micheal zhang> 在 2025-10-04 上传 | 大小：6kb | 下载：0

[人工智能/神经网络/遗传算法] Finding_structure_in_time

说明：采用RNN的模型进行时间序列分析，对于RNN感兴趣的同学很有帮助-using recurrent neural network to solve time series analysis problem.
<124> 在 2025-10-04 上传 | 大小：253kb | 下载：0

[VHDL编程] nfc

说明：近场通信的verilog描述，包含向量名定义，顶层设计等等的精确描述-Verilog descr iption of near field communication, including the vector name is defined, an accurate descr iption of the top-level design, etc.
<micheal zhang> 在 2025-10-04 上传 | 大小：2kb | 下载：0

[VHDL编程] ram_3

说明：RAM的verilog描述，包含向量名定义，顶层设计等等的精确描述-RAM in verilog descr iption, including vector name is defined, an accurate descr iption of the top-level design, etc.
<micheal zhang> 在 2025-10-04 上传 | 大小：1kb | 下载：0

[人工智能/神经网络/遗传算法] rnn_review

说明：RNN回顾的论文，对于想了解RNN历史以及进展的同学有很大的帮助-RNN review paper, for that want to understand the history and current development of rnn.
<124> 在 2025-10-04 上传 | 大小：794kb | 下载：0

[软件工程] metamophic-testing

说明：介绍蜕变测试的方法。蜕变测试是针对机器学习算法的测试方法，文中讲述了如何针对这类非传统算法进行测试。-metamophic testing method
<124> 在 2025-10-04 上传 | 大小：447kb | 下载：0

[VHDL编程] usb_host_device

说明：usb时钟的verilog描述，包含向量名定义，顶层设计等等的精确描述-usb clock verilog descr iption, including the vector name is defined, an accurate descr iption of the top-level design, etc.
<micheal zhang> 在 2025-10-04 上传 | 大小：144kb | 下载：0