资源列表
排序选择:
[matlab例程] mohuRBFwangluo
说明:模糊RBF网络源代码程序,原理,及其应用,希望对大家有帮助-Fuzzy RBF network source code procedures, principles, and their applications, we hope to help<林思源> 在 2025-07-27 上传 | 大小:2kb | 下载:0
[VHDL编程] alu_1706_VHDLproject
说明:常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相关功能-VHDL modules commonly us<xiaobei> 在 2025-07-27 上传 | 大小:1.9mb | 下载:0
[matlab例程] foubun
说明:一个计算声子晶体结构的一维传递矩阵法,利用matlab针对图像进行马氏距离计算 ,在MATLAB中求图像纹理特征。- A one-dimensional transfer matrix method to calculate the phonon crystal structure, Using matlab to calculate the Mahalanobis distance for the image, In the MATLAB image texture feature.<王伟莉> 在 2025-07-27 上传 | 大小:5kb | 下载:0
[matlab例程] fougie_v88
说明:用于建立主成分分析模型,基于matlab GUI界面设计,计算目标和海洋回波的功率谱密度。- Principal component analysis model for establishing, Based on matlab GUI interface design, Calculating a target and ocean echo power spectral density.<王伟莉> 在 2025-07-27 上传 | 大小:6kb | 下载:0
[VHDL编程] cpu_register_VHDLproject
说明:常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,本模块是cpu寄存器组 1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相关功能-VHDL modul<xiaobei> 在 2025-07-27 上传 | 大小:1.85mb | 下载:0
[Web服务器] imgs
说明:jquery animate图片模向滑动示例,适用于展示图片太多的页面,通过点击左右方向按钮,滑动展示更多的图片。功能简单,在IE、Firefox、谷歌浏览器 通过测试。详细示例图片。jquery animate() 用于创建自定义动画的函数。这个函数的关键在于指定动画形式及结果样式属性对象。-jquery animate pictures to the sliding mode example, for display picture too many pages by clicking th<安> 在 2025-07-27 上传 | 大小:65kb | 下载:0
[matlab例程] gezhongpso
说明:各种改进的pso算法,程序代码,原理说明,希望对大家有参考作用-A variety of improved PSO algorithm, the program code, the principle of descr iption, we hope to have a reference role<林思源> 在 2025-07-27 上传 | 大小:7kb | 下载:0
[VHDL编程] full_adder_VHDLproject
说明:常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,本文件是全加器模块 1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相关功能-VHDL modules<xiaobei> 在 2025-07-27 上传 | 大小:1.6mb | 下载:0
[单片机(51,AVR,MSP430等)] uart-mode1
说明:BJX 301A 的UART方式1功能实现-BJX 301A UARTmode1 programe for example<mike> 在 2025-07-27 上传 | 大小:2kb | 下载:0
[VHDL编程] half_adder_VHDLproject
说明:常用的VHDL模块,适合VHDL入门者,本系列一共包含六个VHDL模块,本文件是半加器模块 1.算术逻辑单元(alu_1706),实现算术逻辑运算 2.CPU寄存器组(cpu_register),实现四个通用寄存器(具有读写功能),一个PC寄存器(清零,置数,加一计数,减一计数,工作使能)。 3.全加器(full_adder) 4.半加器(half_adder) 5.3-8译码器(mutex_3to8) 6.计算机运算器(S6)实现运算器相关功能-VHDL modules<xiaobei> 在 2025-07-27 上传 | 大小:1.42mb | 下载:0