资源列表

排序选择:

« 1 2 ... .72 .73 .74 .75 .76 254877.78 .79 .80 .81 .82 ... 267466 »

[其他小程序Footprint Maker for Allegro

说明:footprint maker for allegro
<rockz > 在 2026-01-01 上传 | 大小:904kb | 下载:0

[通讯/手机编程滤波器

说明:通信系统中的两种重要滤波器:IIR滤波器和FIR滤波器------matlab仿真(Two important filters in communication system: IIR filter and FIR filter ------matlab simulation)
<haibenben > 在 2026-01-01 上传 | 大小:1kb | 下载:0

[系统编程91601010

说明:本资源包含基于蛮力法DFS解决TSP问题的相关代码以及TSP的城市数据()
<xndioecoid > 在 2026-01-01 上传 | 大小:6kb | 下载:0

[其他小程序Dream of microsoft

说明:微软梦工厂,介绍了微软中国程序员的一些人和事。(Microsoft dream factory)
<风不停息 > 在 2026-01-01 上传 | 大小:4.34mb | 下载:0

[编程文档随机信号

说明:三种分布的随机信号:泊松分布、瑞利分布和高斯分布(Random signals of three distributions: Poisson distribution, Rayleigh distribution and Gauss distribution)
<haibenben > 在 2026-01-01 上传 | 大小:1kb | 下载:0

[matlab例程ADC_JITTER_ENOB_SNR

说明:matlab历程,用来计算高速ADC时钟jitter和有效位数之间的关系(The matlab procedure is used to calculate the relationship between the high speed ADC clock jitter and the effective digit)
<你111221 > 在 2026-01-01 上传 | 大小:1kb | 下载:0

[VHDL编程vote

说明:设计一个100人投票器,超过70人算通过,用verilog语言设计(Design a 100 person voter, more than 70 people passed, using Verilog language design)
<vsslms > 在 2026-01-01 上传 | 大小:16.37mb | 下载:0

[通讯/手机编程IFixKey

说明:升级IFIX驱动,打开通讯连接。可以将ifix组态不能连接的通讯功能打开,实现完整功能的应用。(Upgrade the IFIX driver and open the communication connection. The communication function that iFIX configuration can not connect can be opened, and the application of complete function can be realized.
<波波皮皮 > 在 2026-01-01 上传 | 大小:16kb | 下载:0

[JSP源码/JavajQuery_WebCam

说明:Java scr ipt webcam uses.
<dotnetinside > 在 2026-01-01 上传 | 大小:12kb | 下载:0

[数值算法/人工智能metis-5.1.0

说明:METIS是由Karypis Lab开发的一个具有强大功能的图切分软件包。准确来说,METIS是一个串行图切分的软件包,Karypis Lab还提供了并行版的图切分软件包parMETIS和支持超图和电路划分的hMETIS。METIS的算法设计主要基于多层次递归二分切分法、多层次K路切分法以及多约束划分机制。用户使用METIS软件包时,可以根据需要选择相应的切分方式(METIS was developed by Karypis Lab with a powerful image segmentat
<chaoren > 在 2026-01-01 上传 | 大小:4.81mb | 下载:0

[WEB源码Web_View

说明:Asp.net webcam using sample here
<dotnetinside > 在 2026-01-01 上传 | 大小:252kb | 下载:0

[VHDL编程mul8

说明:用verilog设计了一个两个8位二进制数的乘法器(A multiplier of two 8 bit binary numbers is designed with Verilog)
<vsslms > 在 2026-01-01 上传 | 大小:16.38mb | 下载:0
« 1 2 ... .72 .73 .74 .75 .76 254877.78 .79 .80 .81 .82 ... 267466 »

源码中国 www.ymcn.org