资源列表
排序选择:
[人工智能/神经网络/遗传算法] particle-filter-mcmc
说明:该程序为基于粒子滤波的一种新算法,综合MCMC Bayesian Model Selection即MONTE CARLO马尔克夫链的算法,用来实现目标跟踪,多目标跟踪,及视频目标跟踪及定位等,解决非线性问题的能力比卡尔曼滤波,EKF,UKF好多了,是我珍藏的好东西,现拿出来与大家共享,舍不得孩子套不着狼,希望大家相互支持,共同促进.-the program based on particle filter for a new algorithm, Integrated Bayesian MCMC<zhang> 在 2026-01-24 上传 | 大小:14kb | 下载:4
[其他小程序] SafeMSN1.6
说明:SafeMSN1.6是一个很好的MSN防窃听软件,装上这个后你就可以MSN上安全聊天了。-SafeMSN1.6 is a good anti-bugging MSN software, After installing the MSN you can chat on the security.<chenliang> 在 2026-01-24 上传 | 大小:718kb | 下载:0
[VHDL编程] 9.1_ONE_PULSE
说明:基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真<宁宁> 在 2026-01-24 上传 | 大小:4kb | 下载:0
[JSP源码/Java] 2006319231928142
说明:一个简单的聊天室程序,实现了一些基本的功能-a simple chat room procedures, a number of basic functions<sohu> 在 2026-01-24 上传 | 大小:26kb | 下载:0
[VHDL编程] 9.2_LCD_PULSE
说明:基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2.5 task的使用方法 9.2.6 for循环语句的使用方法 9.2.7 二进制数转换BCD码的硬件实现 9.2.8 可编程单脉冲发生器与显示单元的接口<宁宁> 在 2026-01-24 上传 | 大小:5kb | 下载:0
[波变换] nonlinewavelet
说明:非线性小波变换的matlab源程序,希望对大家有帮助,这个我也是找了很久的-nonlinear transform Matlab source, and I hope to be helpful, I was looking for this for a long time<胡扶同> 在 2026-01-24 上传 | 大小:17kb | 下载:0
[微处理器(ARM/PowerPC等)] EasyJTAGV106
说明:为EasyARM仿真器驱动程序 V1.06版本-to EasyARM Driver Simulator Version V1.06<五十化> 在 2026-01-24 上传 | 大小:44kb | 下载:0
[VHDL编程] 9.3_Pulse_Counter
说明:基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉冲计数器的Verilog-HDL描述 9.3.7 特定脉冲序列的发生 9.3.8 脉冲计数器的硬件实现 -based on V<宁宁> 在 2026-01-24 上传 | 大小:4kb | 下载:0
[VHDL编程] 9.4_PULSE_FRE
说明:基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现 -based on Verilog-HDL hardware Circuit of<宁宁> 在 2026-01-24 上传 | 大小:2kb | 下载:0
[VHDL编程] 9.5_PULSE_WIDTH
说明:基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现 9.5.4 forever循环语句的使用方法 9.5.5 disable禁止语句的使用方法 9.5.6 时标信号发生模块的设计与实现 9.5.7 周期计的Verilog-HDL描述 9.5.8 周期计的硬件实现 9.5.9 周期测<宁宁> 在 2026-01-24 上传 | 大小:5kb | 下载:0
[VHDL编程] 9.6_PULSE_Level
说明:基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模块的设计与实现 9.6.3 改进型高低电平持续时间测量模块的设计与实现 9.6.4 begin声明语句的使用方法 9.6.5 initial语句和always语句的使用方法 9.6.6 时标信号发生模块的设计与实现 9.6.7 脉冲高低电平持续<宁宁> 在 2026-01-24 上传 | 大小:5kb | 下载:0