资源列表
[单片机(51,AVR,MSP430等)] MSP430
说明:msp430反汇编,把从MSP430中读出二进制码,变成汇编语言。-msp430 disassembler from the MSP430 to read out the binary code into assembly language.<苏春明> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[Linux/Unix编程] jeffy-vim-read.tar
说明:linux vi编辑器的自动补齐功能,能让你长的代码无需记住,自动显示-linux vi editor automatically filled feature that allows your code need to remember is automatically displayed<张迎> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[VHDL编程] VHDL-Cookbook.the.best
说明:This a Cookbook on VHDL. This is very simple to understand and comprehend-This is a Cookbook on VHDL. This is very simple to understand and comprehend<Akhil> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[人工智能/神经网络/遗传算法] 1
说明:关于人工智能的硕士论文,写论文的朋友可以参考-Master' s thesis on artificial intelligence, writing papers can refer friends<刘英> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[Windows编程] mBPwworkka
说明:matlab开发的BP神经网络算法法,的一个应用小程序源码 可直接使用。 -Matlab developed by BP neural network method, an application program source code can be used directly.<潜在> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[Windows编程] dimpp0zipi
说明:数字图像处理集成环境。能实现直方图均衡、、细化、膨胀、边界提取等等操作。非常实用。 -Digital image processing integrated environment. Histogram equalization, refinement, expansion, boundary extraction, etc. operations. Very practical.<权力> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[其他小程序] XG_Slag_S7_Proj
说明:高炉渣处理程序,水冲渣,Step7 西门子 PLC 3-BF Slag Program<陈志强> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[Windows编程] DDDRR_SDRAM_cD
说明:DDR SRAM控制器的verilog完整设设计文档(包含有完整的verilog源代码), -DDR SRAM controller the verilog complete set design document (contains the complete source code verilog)<压榨> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[通讯编程] clnt_cal_usedll
说明:gsoap案例,使用gsoap编译生成源码,对动态库进行调用验证,需要在服务器先运行的情况才能远程调用!-the gsoap case, use gsoap compiled source, call to verify the dynamic libraries needed in the first run of the server to remote call!<谢亦然> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[游戏] Demotankedazhan
说明:Java编写的坦克大战的手机游戏,功能比较完善,挺简单的,适合新手使用-Tankedaizhan written in Java mobile phone games, features more perfect, very easy for new users<木木> 在 2025-10-02 上传 | 大小:465kb | 下载:0
[VHDL编程] Electric_clock_design_with_VHDL
说明:本次设计的电子钟具有正常计时,时间手动设置,闹钟,秒表四种功能,能够输出24小时制的时间。 电子钟上电reset后,即以默认设置的时间00:00:00开始正常计时,工作模式为计时模式。mode键是工作模式切换键,按照计时—设置—闹钟—秒表四种模式一次切换。在正常计时模式下,按一下mode键切换至设置模式,left和right键用来调整小时或分钟使能被设置,up和down键用来调整时间,调整单位是1;设置好时间后按start_stop键确认(此处使用start_stop键作为ok键使用)。闹钟<> 在 2025-10-02 上传 | 大小:465kb | 下载:0