[汇编语言] 44

说明：4×4矩阵按键程序,汇编语言设计，可以方便实现按键功能，只用一组IO口-4 × 4 matrix of keys, assembler language designed to facilitate the achievement of key functions, only a set of IO ports
<朱明健> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[Internet/网络编程] unicast

说明：program for data transmission in TCP duplex link
<Rajagopal> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[Internet/网络编程] multicastnewpgm

说明：multicasting in seven node duplex link wireless network
<Rajagopal> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[数学计算/工程计算] dvmrppgm

说明：NS2 program forDistance vector multicast routing protocol
<Rajagopal> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[3G开发] crc44

说明：CRC4校验程序,很有用,采用比特输入.并将编码和译码写在一个程序中,直接可以用-CRC4 verification procedures, is useful, the use of bit input. And written in the encoding and decoding a program, can be used directly
<zhanghao> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[Windows编程] crc88

说明：CRC8校验程序,很有用,采用比特输入.并将编码和译码写在一个程序中,直接可以用-CRC8 verification procedures, is useful, the use of bit input. And written in the encoding and decoding a program, can be used directly
<zhanghao> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] crc1212

说明：CRC16校验程序,很有用,采用比特输入.并将编码和译码写在一个程序中,直接可以用-CRC16 checksum procedure is useful, the use of bit input. And written in the encoding and decoding a program, can be used directly
<zhanghao> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[Internet/网络编程] wrlsdsr-pgm

说明：A 3-node example for ad-hoc simulation with DSDV
<Rajagopal> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[matlab例程] kme

说明：k-means Clustring sub routine very useful Texture Image Segmentation
<Zeeshan Junejo> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：-- Mod-16 Counter using JK Flip-flops -- Structural descr iption of a 4-bit binary counter. -- The first two design entities describe a JK flip-flop and a 2-input AND gate respectively. -- These are then packaged together along with a signal
<jgc> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] waveformgenerator

说明：The following information has been generated by Exemplar Logic -- and may be freely distributed and modified. -- -- Design name : smart_waveform -- -- Purpose : This design is a smart waveform generator. -The following information has be
<jgc> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] GeneradorFunciones

说明：Sine signal generator with the following I/O entity sinewave is port (clk :in std_logic dataout : out integer range -128 to 127 ) end sinewave -Sine signal generator with the following I/O entity sinewave is port (clk :in std
<jgc> 在 2025-06-21 上传 | 大小：1kb | 下载：0