[加密解密] Decrypt

说明：单向加密通常用于消息摘要，具体算法可以阅读java.security.*的源代码获得。经过封装之后可以使用简单的静态方法来实现，-One-way encryption is commonly used message digest, the specific algorithm can read java.security .* source code access. Through the package can then be used to implement a simple stati
<龙> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：verilog实现的按键控制的串口简单收发通信-verilog implementation simple keypad control, serial communication transceiver
<龚俊杰> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[DSP编程] math

说明：TI2407系列DSP芯片通过ccs编译器实现加法和乘法运算-TI2407 series DSP chip ccs compiler achieved by addition and multiplication
<yu> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] div_n

说明：verilog占空比50奇偶任意 奇偶任意分频器！包括测试代码-verilog random duty cycle of 50 odd parity arbitrary divider! Including test code
<龚俊杰> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] PCK_CRC16_D1

说明：CRC源代码，VHDL文件，可供参考，16位的-CRC source code, VHDL files, for reference, 16-bit
<ly> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] bin_bcd

说明：verilog实现的而进制转BCD码的源码-verilog implementation of the binary code of the source switch BCD
<龚俊杰> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[编译器/词法分析] counter

说明：8bit counter testbench modeling source file
<limjinwoo> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 16bitADC

说明：verilog实现的16位模数转换器参考源代码-verilog to achieve 16-bit ADC reference source code
<龚俊杰> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[数据结构常用算法] exchange_sones_of_Binarytree

说明：由用户输入数据建立二叉树，实现左右儿子交换并输出到终端-exchange sones of Binary tree.
<杨渊> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[Windows编程] myclac

说明：这是用java编写的简单计算器，可以实现简单的加、减、乘、除等操作-this is mycalc
<王奈何> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[matlab例程] aa11

说明：matlab编写的盲信道估计程序，对进行信道估计的朋友有用。-matlab prepared blind channel estimation procedures, the channel estimation friends helpful.
<沈春龙> 在 2025-11-08 上传 | 大小：1kb | 下载：0

[邮电通讯系统] Untitled2

说明：研究目标距离R变化时，对两站定位精度的影响-Change of the distance R, on the positioning accuracy of the two stations
<杨涛> 在 2025-11-08 上传 | 大小：1kb | 下载：0