说明:16位串行输入,并行输出,运用verilog语言编写,已通过测试-16-bit serial input, parallel output, using verilog language, has been tested <张蓓蕾> 在 2025-10-27 上传
| 大小:1kb | 下载:0
说明:选择器,在很多方面都有应用,编码译码也可用,已通过测试-Selector, in many ways the application of coding and decoding can also be used, has been tested <张蓓蕾> 在 2025-10-27 上传
| 大小:1kb | 下载:0
说明:对水下控制模块经fft变换后进行判决,已通过测试,很有用的模块-Control module of the underwater after the decision by the fft transform, has been tested, very useful modules <张蓓蕾> 在 2025-10-27 上传
| 大小:1kb | 下载:0
说明:运用verilog对ad1206芯片进行控制,对信号进行采样的信号,已通过测试-Using verilog on ad1206 chip control, the signal is sampled signals, has been tested <张蓓蕾> 在 2025-10-27 上传
| 大小:1kb | 下载:0