[其他嵌入式/单片机内容] Ledhex

说明：在ARM LPC21系列处理器上，令LED数码管显示0-F字符，同时控制LED1、LED2、LED3、LED4显示对应的16进行值的程序-In ARM LPC21 series processors, so that LED digital tube display 0-F characters, simultaneous control of LED1, LED2, LED3, LED4 display the correspondi
<johnny zhang> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] configFile

说明：主要用于系统在上电初始化过程中用与读取系统事先配置好的参数信息-Mainly used for system initialization process in the power system used with the pre-configured read parameters of information
<> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[Linux/Unix编程] chengfaqi

说明：用c 实现乘法器的功能,我已经用过并调试过了，很好的原代码-With c realize the function of multiplier, I have used and debug before, very good original code
<杨诚> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] 232

说明：单片机与串口的通讯实验．按下相应的按钮后．在ＰＣ显示相应的字符-MCU and serial communications experiment. Press the corresponding button. In the PC display the corresponding characters
<dz> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[图形图像处理(光照,映射..)] nielvbo

说明：数字图像处理，VC++源代码，逆滤波，包括代码和测试图片-Digital Image Processing, VC++ Source code, inverse filtering, including the code and test images
<1111111> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[图形图像处理(光照,映射..)] weilalvbo

说明：数字图像处理，VC++源代码，维拉滤波处理，包括代码和测试图片-Digital Image Processing, VC++ Source code, Vera filtering treatment, including the code and test images
<1111111> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] elevator

说明：四层PLC货用电梯演示程序，使用三菱ＰＬＣ．-Four PLC cargo elevator demo program, the use of Mitsubishi PLC.
<leimingjun> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[VHDL编程] BiDirectionalCell

说明：verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证-Verilog realize the jtag TAP, carried opencore.com, has passed validation
<hegs> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[VHDL编程] ControlCell

说明：verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证-Verilog realize the jtag TAP, carried opencore.com, has passed validation
<hegs> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[VHDL编程] InputCell

说明：verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证-Verilog realize the jtag TAP, carried opencore.com, has passed validation
<hegs> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[VHDL编程] OutputCell

说明：verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
<hegs> 在 2025-05-11 上传 | 大小：1kb | 下载：0

[VHDL编程] sfifo

说明：该源码是已经通过综合编译，可以直接使用的源码，希望对大家有用。-The source code has been compiled through a comprehensive, direct access to the source, in the hope that useful to everyone.
<王辉> 在 2025-05-11 上传 | 大小：1kb | 下载：0