[SQL Server数据库] RSinMemory

说明：RS MEMORY-RS MEMORY
<jcpozi> 在 2025-11-16 上传 | 大小：4kb | 下载：0

[DSP编程] LCD-TMS320F2812

说明：DSP2812驱动LCD 实验示例。LCD的点阵为128×64-LCD Driver DSP2812 experimental sample. The dot matrix LCD for the 128 × 64
<唐明> 在 2025-11-16 上传 | 大小：272kb | 下载：0

[企业管理(财务/ERP/EIP等)] JSP_ManagerSystermOfEntirementsOfTechnical

说明：JSP科技企业信息管理系统,可以做为学习JSP的好资料-JSP_ManagerSystermOfEntirementsOfTechnical.It is a good resource for learning JSP.
<heromer> 在 2025-11-16 上传 | 大小：604kb | 下载：0

[OA系统] weboa

说明：朝阳网络办公系统 网络办公OA系统源码 免费网络办公自动化-Chaoyang Network Office System Network Office OA system, office automation source free network
<zhaoyi> 在 2025-11-16 上传 | 大小：1.64mb | 下载：0

[VHDL编程] ADC_INTERFACE

说明：it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit. -it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in xinlix i
<yasir ateeq> 在 2025-11-16 上传 | 大小：6kb | 下载：0

[汇编语言] Final

说明：这个程序实现的功能是在300*200 8位显示模式下读取图片并通过改变其显示位置从而实现汇编下的动画的功能-Realize the function of this procedure are in 300* 200 8-bit display mode to read the picture and by changing the location of its display in order to achieve a compilation of animation feature
<aaaykyaaa> 在 2025-11-16 上传 | 大小：4kb | 下载：0

[VHDL编程] digital_watch_FPGA

说明：
<yasir ateeq> 在 2025-11-16 上传 | 大小：2kb | 下载：0

[其他游戏] Blackjack

说明：BlackJack code Cette source est un BlackJack [avec des r猫gles dont je ne suis pas s没r] elle peut vous apprendre : - 脿 faire des petite annimations [bidons vu ke c est du texte] - 脿 s occuper des fichier - [脿 partager des fichier entre
<gismodani> 在 2025-11-16 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：it is a verilog code written for FIFO in modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].you can use this code in any DSP project in which data entry is required.-it is a
<yasir ateeq> 在 2025-11-16 上传 | 大小：31kb | 下载：0

[VHDL编程] traffic_controller

说明：it is a verilog code written for traffic light controller will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].it is a state machine based code.-it is a verilog code written for traffic light controlle
<yasir ateeq> 在 2025-11-16 上传 | 大小：34kb | 下载：0

[VHDL编程] UART_for_FPGArar

说明：it is a verilog code written for MELAY state machine based UART and it wll synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device]-it is a verilog code written for MELAY state machine based UART and it wll
<yasir ateeq> 在 2025-11-16 上传 | 大小：5kb | 下载：0

[图片显示浏览] 200861591910734

说明：此代码实现DICOM格式图像的测量，包括长度、面积、角度等-This code implementation DICOM format images of measurement, including length, area, angle, etc.
<叶风> 在 2025-11-16 上传 | 大小：1.14mb | 下载：0