资源列表
[单片机(51,AVR,MSP430等)] LM80C27
说明: DEVICE SPECIFICATION for Passive Matrix Color LCD Module (800 X 600 dots) Model No. LM8 O C 2 7 LM80C27.pdf<igor/gavril> 在 2025-07-31 上传 | 大小:765kb | 下载:0
[VHDL编程] FlashTime
说明:用VHDL编写。称为校时闪烁电路。一般的电子表在校时时都会使被校正的时间不停地闪烁。此模块实现了类似的功能。与我的其它8个模块配套构成一个数字钟。 -Programmed with VHDL. It is called a flashing circuit(when time is being revised).Generally, a digital watch will flash the currently revised time(for example,hour) to let t<chzhsen> 在 2025-07-31 上传 | 大小:140kb | 下载:0
[单片机(51,AVR,MSP430等)] 2_5GHz_dot_sourcecode
说明:Frequency Counter 2,5 GHz source code<Mars> 在 2025-07-31 上传 | 大小:86kb | 下载:0
[VHDL编程] RvsTime
说明:用VHDL编写。数字钟校时电路,根据表示是否校时的输入引脚、是校正小时还是校正分钟的输入引脚决定校正状态。接受一个按钮的脉冲输入,每输入一个脉冲,被校正的时间增加1.与我的其它8个模块配套构成一个数字钟。-Programmed with VHDL.The time-revising circuit of a digital clock. Detect the inputs and decide if revise time, hour or minute. It recepts an impul<chzhsen> 在 2025-07-31 上传 | 大小:116kb | 下载:0
[VHDL编程] ADigCLK
说明:用VHDL编写的一个数字钟。该模块是顶层模块,用VHDL例化语句例化各个子模块并组装成一个完整的数字钟。与我的其它8个模块配套构成一个数字钟。 -A digital clock programmed with VHDL.This module is the top-level module, it utilizes the Component instantiation of VHDL to incorporate all submodules into a complete digital<chzhsen> 在 2025-07-31 上传 | 大小:505kb | 下载:0
[VHDL编程] S1_12864lcd
说明:使用FPGA实现128x64lcd显示控制-control 128x64 lcd display by fpga<东> 在 2025-07-31 上传 | 大小:365kb | 下载:0
[VHDL编程] memory_cores
说明:通用ram源码包,包括双口ram,单口ram,fifo等-general ram source package,include dual port ram,single port ram,fifo,etc.<东> 在 2025-07-31 上传 | 大小:36kb | 下载:0
[VHDL编程] a_vhd_16550_uart
说明:兼容16550 uart,使用fpga实现,支持多平台-Compatible with 16550 uart, use fpga implementation, multi-platform support<东> 在 2025-07-31 上传 | 大小:143kb | 下载:0
[单片机(51,AVR,MSP430等)] LCD
说明:该源码用于c编程 考试覅三和vis蜀葵花vsoi 三路口粉红色的和 撒科打诨vsoidvh-ok hao hao shis slihoie lskhvpo lskhdvlsdkhvsdlkh skdhls shjd skhfs skhfkis shvish skhvios<刘茂> 在 2025-07-31 上传 | 大小:33kb | 下载:0