资源列表
[VHDL编程] Fibonacci
说明:(1) clkdiv 模块:对50MHz 系统时钟 进行分频,分别得到190Hz,3Hz 信号。190Hz 信号用于动态扫描模块位选信号,3Hz 信号用于fib 模块。 (2) fib 模块:依据实验原理所述Fibonacci 数列原理,用VHDL 语言实现数列 (3) binbcd14:实现二进制码到BCD 码的转换,用于数码管显示。 (4) x7segbc:采用动态扫描,使用4 位数码管依次显示Fibonacci 数列数据。 实验采用3Hz 频率来产生Fibonacci<panda> 在 2025-06-22 上传 | 大小:652kb | 下载:0
[VHDL编程] count
说明:本实验利用VHDL 硬件描述语言设计一个0~9999 的加法计数器。根据一定频率的触发 时钟,计数器进行加计数,并利用数码管进行显示,当计数到9999 时,从0 开始重新计数。 SW0 为复位开关。当开关拨至高点平时,计数器归0,当开关拨至低电平时,计数器开始计数。 该电路包括分频电路,计数器电路,二进制转BCD 码电路和数码管显示电路。-This experiment uses VHDL hardware descr iption language to design a 0 ~<panda> 在 2025-06-22 上传 | 大小:464kb | 下载:0
[单片机(51,AVR,MSP430等)] driver
说明:stm32电机基本配置及开发说明。基本满足PWM控制电机-Basic configuration and development of STM32 motor. Basically meet the PWM control motor<犀牛> 在 2025-06-22 上传 | 大小:2kb | 下载:0
[VHDL编程] up_counter_8
说明:Code for 8bit up counter in Verilog<zsan> 在 2025-06-22 上传 | 大小:42kb | 下载:0
[VHDL编程] Rising_edge_detect
说明:Rise edge detect code in Verilog<zsan> 在 2025-06-22 上传 | 大小:115kb | 下载:0
[单片机(51,AVR,MSP430等)] IAR-FOR-STM8
说明:IAR FOR STM8位域的定义和应用-IAR FOR STM8<chen> 在 2025-06-22 上传 | 大小:139kb | 下载:0
[微处理器(ARM/PowerPC等)] dianci-code
说明:第十一届飞思卡尔智能车竞赛电磁组获奖程序-Freescale Electromagnet Awarded<杨东昇> 在 2025-06-22 上传 | 大小:9.77mb | 下载:0
[单片机(51,AVR,MSP430等)] ADC
说明:ADC基于STM32的历程测试试验、方便初学者-Battleship s DAs output waveform generator<潇雨> 在 2025-06-22 上传 | 大小:2.38mb | 下载:0
[单片机(51,AVR,MSP430等)] 51MCU-CAN-self-send-and-receive
说明:51单片机(stc)外接SJA1000的CAN控制器实现的CAN自发自收功能,对于CAN总线基础学习者来说,绝对实用。-51 microcontroller external SJA1000 CAN controller implemented on STC CAN spontaneously the function, for CAN bus based learners, absolutely practical.<韦德> 在 2025-06-22 上传 | 大小:34kb | 下载:0