资源列表
[VHDL编程] Timing_Closure
说明:一份FPGA布局布线的时序约束资料,中文描述-A FPGA placement and routing information on the timing constraints, the Chinese describe the<liang> 在 2025-06-09 上传 | 大小:1.85mb | 下载:0
[VHDL编程] post_norm_mul
说明:符合IEEE754标准的32位浮点流水线乘法器 采用移位相加算法,-32-bit floating point pipeline multiplier on IEEE754 standard<Thomas> 在 2025-06-09 上传 | 大小:3kb | 下载:1
[VHDL编程] audio_bargraph
说明:Allows to display an audio bargraph (peak meter and vu meter) of a HD-SD SDI embedded audio signal .<Jacques> 在 2025-06-09 上传 | 大小:29kb | 下载:0