[VHDL编程] FINALAB

说明：it is veri log code for ALU comparator and shift register using veriwe-it is veri log code for ALU comparator and shift register using veriwell
<kaleem> 在 2025-06-12 上传 | 大小：7kb | 下载：0

[VHDL编程] finallab

说明：introduction to veri well and behaviural modeling code for 4 to 1 mux
<kaleem> 在 2025-06-12 上传 | 大小：171kb | 下载：0

[VHDL编程] FPGA

说明：里面有用NIOS2与SOPC的做的一个串口程序，还有详细文档步骤，对于学习SOPC者有很大帮助-Inside useful NIOS2 to do with the SOPC a serial program, as well as detailed documentation steps, for the study were of great help to SOPC
<邓伟> 在 2025-06-12 上传 | 大小：12.66mb | 下载：0

[VHDL编程] d1_dec

说明：d1(BT.656) video decoder VHDL code
<thorn> 在 2025-06-12 上传 | 大小：1kb | 下载：0

[VHDL编程] ourdev_457422

说明：Verilog HDL教程包含大量实验例子-Verilog HDL tutorials contain a large number of experimental examples
<sunnannan> 在 2025-06-12 上传 | 大小：2.79mb | 下载：0

[VHDL编程] hdbn_latest.tar

说明：This “core” is actually two cores – an HDB3/HDB2/B3ZS Encoder that converts NRZ data into P and N pulses according to ITU-T G.703, and a HDB3/HDB2/B3ZS Decoder that converts P and N pulses into NRZ data according to ITU-T G.703.
<chaitanya> 在 2025-06-12 上传 | 大小：195kb | 下载：0

[VHDL编程] bluespec-80211atransmitter_latest.tar

说明：This package implements a parameterized baseband hardware logic for an 802.11a Transmitter. This project has since been subsumed by the OFDM baseband project which can also be found on opencores.-This package implements a parameterized baseband har
<chaitanya> 在 2025-06-12 上传 | 大小：259kb | 下载：0

[VHDL编程] turbo

说明：turbo的VHDL代码 比较好啊 易后大家多多交流啊-Comparison of the VHDL code for turbo Well you lot of the easy exchange of ah
<秋晨> 在 2025-06-12 上传 | 大小：150kb | 下载：0

[VHDL编程] jiyuchuankoujishu

说明：计算机在HDL语言下实现串口技术,UART相关资料-BASIC IN HDL language,chuankou jishu
<tongchao> 在 2025-06-12 上传 | 大小：301kb | 下载：0

[VHDL编程] GAFF

说明：伽罗华域GF（q）乘法器设计,完整的源代码。-Galois field GF (q) multiplier design, the complete source code.
<dayu1994> 在 2025-06-12 上传 | 大小：2kb | 下载：0

[VHDL编程] sumador

说明：sumer vhdl code for FPGA of Xilinx
<Lowis> 在 2025-06-12 上传 | 大小：1kb | 下载：0

[VHDL编程] manch

说明：该文件是一个完整的工程文件，用VerilogHDL语言编写，包括曼彻斯特编码器的设计文件和仿真测试文件以及解码器的设计文件和仿真测试文件。在Modelsim中仿真测试通过。-The document is a complete project file, with VerilogHDL languages, including the Manchester encoder design documents and simulation test files and decoder design
<dayu1994> 在 2025-06-12 上传 | 大小：120kb | 下载：1