[VHDL编程] finBlockDiagram

说明：this a functional blosk diagram for a digital signal processor-this is a functional blosk diagram for a digital signal processor
<HIMANSHU SINGH> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] Signal-Processing-Using-Digital_Technology

说明：Signal Processing Using Digital Technology FOR HARDWARE DESIGN
<HIMANSHU SINGH> 在 2025-06-09 上传 | 大小：158kb | 下载：0

[VHDL编程] dlx

说明：一个简单的流水线cpu程序，具有加减乘除，移位等功能。-a simple stream
<lushi> 在 2025-06-09 上传 | 大小：10kb | 下载：0

[VHDL编程] FIFO

说明：
<陈辉> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] usefulUART

说明：UART是广泛使用的串行数据通讯电路。本设计包含UART发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA器件设计与实现UART。 -UART is a widely used serial data communication circuits. This design includes UART transmitter, receiver and baud rate generator. Design and Application of EDA technology, ba
<> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] key

说明：键盘应用程序,通过键盘控制数码管显示相应的数值-Keyboard application programme
<龙淮祁> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] Nois_core

说明：基于niosII处理器，pio驱动程序.入门必备。-Based on niosII processor, pio driver. Getting Started necessary.
<志行千里> 在 2025-06-09 上传 | 大小：149kb | 下载：0

[VHDL编程] traffic

说明：车辆左右转的光亮显示，同时包含刹车和警告等信号的不同提示情况。-Vehicles turn light show at the same time contains the brake and warning signals such as tips of the different。
<xjz> 在 2025-06-09 上传 | 大小：203kb | 下载：0

[VHDL编程] tdoa123

说明：Position location services will not only provide new customer options and products for wireless carriers, but will also provide features that could dierentiate services in dierent markets (i.e., dierentiation between PCS, cellular, and special
<vijay> 在 2025-06-09 上传 | 大小：810kb | 下载：0

[VHDL编程] AUTO_START

说明：verilog 编写的代码 方便使用 能自启动的七进制计数器-verilog code written in easy to use can be self-starting of the seven binary counter
<文一左> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] digital_send_receive

说明：verilog 编写代码 实现功能数字信号的发送和接收-verilog to write code to achieve functionality to send and receive digital signals
<文一左> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] Systemverilog_for_Verification

说明：Systemverilog for Verification源代码，包括arb_if,atm_virt_if,multi_if_port等-code of Systemverilog for Verification,
<Zack> 在 2025-06-09 上传 | 大小：28kb | 下载：1