[VHDL编程] baudTest_TB

说明：baud testbenchfor sync and assync serial communication
<Militã o> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] E1SyncPkg

说明：The package constructor for E1sync example.
<Militã o> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] lcd

说明：FPGA控制lcd1602(verilog)-FPGA control lcd1602 (verilog)
<Along> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] seg

说明：数码管显示（verilog） 自己写的 在数码管上显示01234567 动态显示-Digital LED display (verilog) himself wrote in the digital tube display 01234567 dynamic display
<Along> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：这个程序是用verilog hdl语言编写，实现在数码管上显示时间，暂不支持调整-This program is written in verilog hdl to achieve in the digital tube display time, withhold support to the adjustment
<Along> 在 2025-06-11 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：verilog hdl代码 实现显示在数码管上显示时间，日期-verilog hdl code to achieve control in the digital display shows time, date. .
<Along> 在 2025-06-11 上传 | 大小：2kb | 下载：0

[VHDL编程] xilinxfpga

说明：Xilinx FPGA VerilogHDL 典型入门实例-Xilinx FPGA VerilogHDL
<王新库> 在 2025-06-11 上传 | 大小：2.02mb | 下载：0

[VHDL编程] deinterleave

说明：CDMA.1X中，解交织的FPGA实现，程序基于VHDL编写，在XILINX开发板实现。-CDMA.1X, the solution of interwoven FPGA implementation, the program prepared based on VHDL, in the XILINX development board to achieve.
<蔡蔡> 在 2025-06-11 上传 | 大小：262kb | 下载：0

[VHDL编程] timer_set

说明：这个是我自己编写的verilog代码，实现的功能是，在数码管上显示时间，按一个键，显示日期，长按一个键，显示秒表。。。时间日期可调-This is my own code written in verilog to realize the function of the digital tube display time, press a button, display the date, long press of a button, display Stopwatch. . . Time a
<Along> 在 2025-06-11 上传 | 大小：4kb | 下载：0

[VHDL编程] PS2-VGA

说明：VHDL- introduce keywords from keyboard and displaying on a VGA display
<Alex> 在 2025-06-11 上传 | 大小：659kb | 下载：0

[VHDL编程] VHDL_code_forth-CPU

说明：this is amazing code for a forth processor-this is amazing code for a forth processor
<HIMANSHU SINGH> 在 2025-06-11 上传 | 大小：8kb | 下载：0

[VHDL编程] program_with_all_details

说明：simple 8085 progam with all explainations
<HIMANSHU SINGH> 在 2025-06-11 上传 | 大小：65kb | 下载：0