[VHDL编程] s

说明：时序程序-Timing procedure
<jiang> 在 2025-06-09 上传 | 大小：11kb | 下载：0

[VHDL编程] RS_255_223_ENCODER

说明：实现RS（255，223）编码，采用Verilog编程-Implementation RS (255,223) coding, using Verilog Programming
<inves> 在 2025-06-09 上传 | 大小：503kb | 下载：0

[VHDL编程] clk_divide

说明：实现了一个通用分频器，可以实现任何分频的程序-To achieve a common divider, can achieve any frequency of the procedure
<inves> 在 2025-06-09 上传 | 大小：1.2mb | 下载：0

[VHDL编程] qpsk_module

说明：采用Verilog语言编写了一个qpsk调制的程序-Verilog language using a modulation process qpsk
<inves> 在 2025-06-09 上传 | 大小：311kb | 下载：1

[VHDL编程] udp

说明：VHDL implementation of UDP protocol
<pravin> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] icmp

说明：VHDL implementation of ICMP protocol tested
<pravin> 在 2025-06-09 上传 | 大小：3kb | 下载：0

[VHDL编程] Designing_Multi-Asynchronous_Clock_Designs

说明：这里介绍了如何使用多时钟树的方法，这在FPGA中经常用到-This paper describes how to use multi-way clock tree, which is often used in FPGA
<刘智伟> 在 2025-06-09 上传 | 大小：216kb | 下载：0

[VHDL编程] LCDdisplay

说明：自己编写的LCD显示，已经在自己的板子上试过，完全可以运行-I have written the LCD display, has been tried in their own board, can run
<mengzi> 在 2025-06-09 上传 | 大小：115kb | 下载：0

[VHDL编程] experiment8_only1

说明：交通灯实验程序，集成在一个工程里面，VHDL语言编写。我们上课的作业-Traffic lights test procedures, integration in a project which, VHDL language. We are working class
<童长威> 在 2025-06-09 上传 | 大小：413kb | 下载：0

[VHDL编程] experiment7

说明：频率计。我们EDA技术实用教程课程的实验7-Frequency counter. We EDA technology practical course curriculum experiment 7
<童长威> 在 2025-06-09 上传 | 大小：153kb | 下载：0

[VHDL编程] experiment1

说明：VHDL实验一，利用原理图输入法设计4位全加器-VHDL test 1, use of schematic input 4-bit full adder design
<童长威> 在 2025-06-09 上传 | 大小：484kb | 下载：0

[VHDL编程] experiment4_play

说明：VHDL实验四，设计一个异步清零和同步时钟使能的4位加法计数器-VHDL Experiment 4, an asynchronous reset and synchronous design clock enable 4-bit adder counter
<童长威> 在 2025-06-09 上传 | 大小：191kb | 下载：0