[VHDL编程] experiment5_1

说明：VHDL实验5，七段数码显示译码器设计。1）用VHDL设计7段数码管显示译码电路，并在VHDL描述的测试平台下对译码器进行功能仿真，给出仿真的波形。-VHDL Lab 5, Seven-Segment Display Decoder. 1) design using VHDL 7 segment LED display decoder circuit, and the VHDL descr iption of the decoder under test platform for functio
<童长威> 在 2025-06-10 上传 | 大小：140kb | 下载：0

[VHDL编程] experiment6

说明：VHDL课程实验6，数控分频器的设计。对应不同的输入信号，预置数（初始计数值）设定不同的值，计数器以此预置数为初始状态进行不同模值的计数，当计数器的状态全为1时，计数器输出溢出信号。用计数器的溢出信号作为输出信号或输出信号的控制值，使输出信号的频率受控于输入的预置数-VHDL course experiment 6, NC Divider. Corresponding to different input signals, the set value (initial count) to set
<童长威> 在 2025-06-10 上传 | 大小：186kb | 下载：0

[VHDL编程] fpga_led_clock

说明：最近用verilog编写的数字时钟显示代码，已在FPGA开发板上跑过。-Recently prepared with digital clock display verilog code ran in FPGA development board.
<陈洁> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] shuzizhong

说明：VHDL语言编写的数字钟的模拟程序，可以实现定时，时分秒的显示等-Digital clock written in VHDL simulation process can be achieved regularly, minutes and seconds of display time
<xiaoxiao> 在 2025-06-10 上传 | 大小：1.57mb | 下载：0

[VHDL编程] ondometer

说明：用verilog语言编写的运行与FPGA上的基本的频率计程序，有各种数量级的精度，开发环境为quartus2-ondometer written by verilog
<不是大师> 在 2025-06-10 上传 | 大小：202kb | 下载：0

[VHDL编程] processor

说明：processor design istruction load pipeline ,hazard
<oiwehfoiwaefhp> 在 2025-06-10 上传 | 大小：41kb | 下载：0

[VHDL编程] I2C_ise9migration

说明：IIC 的Verilog实现，工程是在Xilinx的ISE9.1上实现的-IIC of the Verilog implementation project was implemented on Xilinx' s ISE9.1
<赵文武> 在 2025-06-10 上传 | 大小：230kb | 下载：0

[VHDL编程] QuadE-ResponderBasedOnVHDL

说明：基于VHDL语言开发的四路电子抢答器，开发环境为MAX-Plus2-VHDL language development based on four electronic answering device
<hmy> 在 2025-06-10 上传 | 大小：90kb | 下载：0

[VHDL编程] TLC5620

说明：Verilog HDL语言，FPGA实现TLC5620的DAC源代码-Verilog HDL language, FPGA implementation of the DAC TLC5620 source code
<双目林> 在 2025-06-10 上传 | 大小：485kb | 下载：0

[VHDL编程] yindaiao

说明：Verilog HDL语言，在FPGA开发板上实现电子琴弹奏的功能-Verilog HDL language, in the FPGA development board to achieve the functions of keyboard play
<双目林> 在 2025-06-10 上传 | 大小：438kb | 下载：0

[VHDL编程] DE2_70_TOP

说明：在quartus上实现电子锁的设计，采用cyclone的板子，方便设置初始密码，更新密码-Quartus to achieve in the design of electronic locks, using cyclone of the board, easy to set the initial password, update password
<崔海> 在 2025-06-10 上传 | 大小：710kb | 下载：0

[VHDL编程] divider

说明：带时钟及控制的多位除法器设计，利用状态机来实现控制-multi-cycle divider design
<李丽萍> 在 2025-06-10 上传 | 大小：94kb | 下载：0