资源列表
[VHDL编程] key-dejitter
说明:按键去抖模块,避免按键抖动引起的系统误操作。FPGA时钟频率25.000MHZ-Key de-jittering module to avoid system misoperation caused by key-jitter. FPGA clock frequency 25.000MHZ<Matrix> 在 2025-06-27 上传 | 大小:1kb | 下载:0
[VHDL编程] ac97_latest.tar
说明:ac97的verilog实现,包含详细的代码实现以及仿真,非常可靠-ac97,verilog rtl<roychen> 在 2025-06-27 上传 | 大小:91kb | 下载:0
[VHDL编程] DE2_TOP_ps2_mouse
说明:ps2_mouse实现的源代码,在Altera的DE2板上实现-ps2_mouse the source code, implementation in Altera' s DE2 board<roychen> 在 2025-06-27 上传 | 大小:5kb | 下载:0
[VHDL编程] image_download_demo(valid20091129)
说明:DE1上实现数码相框的verilog代码,以及实现方式-DE1 digital photo fr a me to achieve the verilog code, and Realization<roychen> 在 2025-06-27 上传 | 大小:31.59mb | 下载:0
[VHDL编程] FPGA
说明:结合FPGA和以太网传输的特点,设计了一套数据采集系统,应用FPGA的内部逻辑实现对ADC、SDRAM、网卡控制芯片DM9000的时序控制,以FPGA作为采集系统的核心,通过ADC,将采集到的数据存储到SDRAM中,以FIFO方式从SDRAM中读出数据,并将数据结果通过以太网接口传输到计算机-Combination of FPGA and Ethernet features, designed a data acquisition system, application FPGA' s i<gdr> 在 2025-06-27 上传 | 大小:379kb | 下载:1